1.优秀的码保 Verilog/FPGA开源项目介绍（十）- H.264和H.265
2.VScode搭建Verilog源码开发环境记录2023年6月
3.FPGA纯verilog代码实现图像对数变换，提供工程源码和技术支持
4.FPGA高端项目：纯verilog的码保 25G-UDP 高速协议栈，提供工程源码和技术支持

优秀的码保 Verilog/FPGA开源项目介绍（十）- H.264和H.265

       H.是ITU-TVCEG在H.之后推出的新视频编码标准，它在保留H.某些技术的码保基础上，对相关技术进行了改进。码保H.采用了先进技术，码保php音乐系统源码以优化码流、码保编码质量、码保延时和算法复杂度之间的码保关系，旨在提高压缩效率、码保鲁棒性和错误恢复能力，码保减少实时延时和信道获取时间，码保降低复杂度。码保

       H.，码保即MPEG-4第十部分，码保是由ITU-T视频编码专家组（VCEG）和ISO/IEC动态图像专家组（MPEG）联合组成的联合视频组（JVT）提出的高度压缩数字视频编解码器标准。H.的最大优势是其高数据压缩比率，在同等图像质量的条件下，其压缩比是MPEG-2的2倍以上，是MPEG-4的1.5～2倍。

       H.旨在在有限带宽下传输更高质量的网络视频，仅需原先的一半带宽即可播放相同质量的视频。这意味着，我们的智能手机、平板机等移动设备将能够直接在线播放p的全高清视频。H.标准也同时支持4K（×）和8K（×）超高清视频。

       H.与H.的不同之处在于，H.在H.的桌面便签源码基础上进行了改进，包括帧内预测、帧间预测、转换、量化、去区块滤波器和熵编码等模块。H.的编码架构大致上与H.相似，但整体被分为三个基本单位：编码单位（CU）、预测单位（PU）和转换单位（TU）。

       复旦大学H./H.开源IP，包括H. Video Encoder IP Core，是由复旦大学专用集成电路与系统国家重点实验室（State Key Lab of ASIC & System，Fudan University）视频图像处理实验室（VIP Lab）范益波教授研究团队开发完成，并开放源代码。

       开源地址：openasic.org

       关于上板验证，网站上有相关的验证板卡代码，如下：

       github上的开源H.，开源地址：github.com/tishi/h...

       用verilog和system verilog编写，在FPGA板上用Xilinx ZYNQ验证，运行最高MHZ。

       内容：文件夹“src”包含所有解码源文件。文件夹“tb”包含测试台文件，ext_ram_.v使用axi3接口模拟ddr。文件夹“pli_fputc”是verilog pli，用于在运行模拟时将输出bin写入文件。

       使用方法：模拟：将所有测试平台和源代码文件添加到您的模拟项目源中，例如modelsim。将测试文件in.放到您的表单大师 源码模拟项目文件夹中。然后运行，例如，对于modelsim，运行“vsim -pli pli_fputc.dll bitstream_tb”。输出是out.yuv和一些日志文件。

       在FPGA板上运行：将“src”文件夹中的源文件添加到您的FPGA项目中。顶部文件是decode_stream.sv。两个接口，stream_mem_xxx用于将H比特流馈送到解码器。

       github上的开源H.，开源地址：github.com/aiminickwong...

       无介绍

       说明：第一个项目由复旦大学专用集成电路与系统国家重点实验室（State Key Lab of ASIC & System，Fudan University）视频图像处理实验室（VIP Lab）推出，不论项目完成度还是文档说明，都非常详细，同时上面给的是该项目的论坛，论坛上有相关工作人员维护，活跃度很高，适合去学习使用。

       后面两个项目，碎碎并没验证过，但是感觉不怎么靠谱，README完整度不高，有兴趣的可以去看看。

       最后，还是感谢各个大佬开源的项目，让我们受益匪浅。后面有什么感兴趣方面的width指标源码项目，大家可以在后台留言或者加微信留言，今天就到这，我是爆肝的碎碎思，期待下期文章与你相见。

       优秀的 Verilog/FPGA开源项目介绍（九）- DP（增改版）

       优秀的 Verilog/FPGA开源项目介绍（八）- HDMI

       优秀的 Verilog/FPGA开源项目介绍（七）- CAN通信

       介绍一些新手入门FPGA的优秀网站（新增2）

       优秀的 Verilog/FPGA开源项目介绍（六）- MIPI

       优秀的 Verilog/FPGA开源项目介绍（五）- USB通信

       优秀的 Verilog/FPGA开源项目介绍（四）- Ethernet

       优秀的 Verilog/FPGA开源项目介绍（三）- 大厂的项目

       优秀的 Verilog/FPGA开源项目介绍（二）-RISC-V

       优秀的 Verilog/FPGA开源项目介绍（一）-PCIe通信

VScode搭建Verilog源码开发环境记录年6月

       为了在VScode中成功地开发Verilog源码，首先从官网下载并安装VScode。如果你已经拥有GitHub或Microsoft账户，记得登录以同步数据（可能存在登录账户切换的限制）。

       安装过程中，需关注以下步骤：

       安装中文汉化包，确保软件界面显示为中文，便于理解和操作。

       选择一个适合的文件管理器图标包，提升文件类型识别的直观性。

       安装Verilog-HDL/systemVerilog插件，提供基本的Verilog开发功能。

       安装Verilog Highlight插件，增强代码高亮显示。

       安装CTags Support插件，虽然它不包含ctags，但有助于整合ctags功能。

       选择Verilog Testbench插件，用于生成更完善的测试代码，但可能需要Python3环境和调试。

       如果你希望获得更高级的开发体验，需要进行以下配置：

       确保文本编码格式正确，避免中文乱码。android wear 源码

       根据系统安装ctags（Windows或Linux），并将其路径配置到VScode的插件设置中。

       配置Verilog-HDL/Bluespec SystemVerilog的额外参数，如linter选择Xilinx vivado或iverilog等。

       最终，这套VScode配置能够实现大部分Verdi端的常用功能，如代码高亮、代码跳转和静态语法检查，适合学习和科研使用。如果想亲身体验，可以在网上搜索相关教程或博客。

       以上就是关于年6月VScode搭建Verilog源码开发环境的详细记录。

FPGA纯verilog代码实现图像对数变换，提供工程源码和技术支持

       图像对数变换旨在优化图像的对比度，尤其提升暗部细节。变换公式为g = c*log(1 + f)，其中c为常数，f代表像素值，范围为0-。对数曲线在低像素值区域斜率较大，高像素值区域斜率较低，因此变换能增强图像暗部对比度，改善细节。

       使用MATLAB生成log系数，转换为.coe文件，再通过Verilog代码固化为查找表，形成log系数表。

       借助FPGA实现图像对数变换，只需将图像像素与查找表一一对应输出。顶层Verilog代码负责实现这一流程。

       使用Vivado与MATLAB联合仿真，展示变换效果。仿真结果表明，变换后的图像对比度提升，暗部细节明显增强。

       Vivado工程设计包括HDMI输入/输出、图像数据采集、缓存管理等关键组件。HDMI输入/输出由Silicon Image公司的SIL和SIL完成，数据通过FDMA传输，然后存入DDR3做缓存。

       顶层代码负责整个流程控制，确保图像处理流程正确执行。

       进行上板调试验证，并进行演示。工程代码通过链接形式提供下载，确保用户能获取所需资源。

FPGA高端项目：纯verilog的 G-UDP 高速协议栈，提供工程源码和技术支持

       FPGA高端项目：纯verilog的 G-UDP 高速协议栈，提供工程源码和技术支持

       前言：在现有的FPGA实现UDP方案中，我们面临以下几种常见挑战和局限性。首先，有一些方案使用verilog编写UDP收发器，但在其中使用了FIFO或RAM等IP，这种设计在实际项目中难以接受，因为它们缺乏基本的问题排查机制，例如ping功能。其次，有些方案具备ping功能，但代码不开源，用户无法获取源码，限制了问题调试和优化的可能性。第三，一些方案使用了Xilinx的Tri Mode Ethernet MAC三速网IP，尽管功能强大，但同样面临源码缺失的问题。第四，使用FPGA的GTX资源通过SFP光口实现UDP通信，这种方案便捷且无需额外网络变压器。最后，真正意义上的纯verilog实现的UDP协议栈，即全部代码均使用verilog编写，不依赖任何IP，这种方案在市面上较少见，且难以获取。

       本设计采用纯verilog实现的G-UDP高速协议栈，专注于提供G-UDP回环通信测试。它旨在为用户提供一个高度可移植、功能丰富的G-UDP协议栈架构，支持用户根据需求创建自己的项目。该协议栈基于主流FPGA器件，提供了一系列工程源码，适用于Xilinx系列FPGA，使用Vivado作为开发工具。核心资源为GTY，同时支持SFP和QSFP光口。

       经过多次测试，该协议栈稳定可靠，适用于教育、研究和工业应用领域，包括医疗和军用数字通信。用户可以轻松获取完整的工程源码和技术支持。本设计在遵守相关版权和使用条款的前提下，提供给个人学习和研究使用，禁止用于商业用途。

       1G和G UDP协议栈版本介绍：本设计还提供了1G和G速率的UDP协议栈，包括数据回环、视频传输、AD采集传输等应用。通过阅读相关博客，用户可以找到这些版本的工程源码和应用案例。

       性能特点：本协议栈具有以下特性：

       - 全部使用verilog编写，无任何IP核依赖。

       - 高度可移植性，适用于不同FPGA型号。

       - 强大的适应性，已成功测试在多种PHY上。

       - 时序收敛良好。

       - 包括动态ARP功能。

       - 不具备ping功能。

       - 用户接口数据位宽高达位。

       - 最高支持G速率。

       详细设计方案：设计基于FPGA板载的TI DPISRGZ网络芯片和QSFP光口，采用GTY+QSFP光口构建G-UDP高速协议栈，同时利用1G/2.5G Ethernet PHY和SGMII接口实现1G-UDP协议栈。设计包含两个UDP数据通路，分别支持G和1G速率，使用同一高速协议栈。代码中包含axis_adapter.v模块用于8位到位数据宽度的转换，以及axis_switch.v模块用于数据路径切换的仲裁。

       网络调试助手：本设计提供了一个简单的回环测试工具，支持常用Windows软件，用于测试UDP数据收发。

       高速接口资源使用：设计中涉及到G-UDP和1G-UDP数据通路的实现，包括GTY和1G/2.5G Ethernet PHY资源的调用，分别应用于不同速率的UDP通信。

       详细实现方案：设计包含G-PHY层、G-MAC层、1G-MAC层、AXI4-Stream总线仲裁、AXI4-Stream FIFO、G-UDP高速协议栈等关键组件。每个模块都采用verilog实现，确保高性能和可移植性。

       网络数据处理：设计中的G-PHY层处理GTY输出的数据，进行解码、对齐、校验等操作。1G-MAC层则将GMII数据转换为AXI4-Stream数据。协议栈包含动态ARP层、IP层、UDP层，实现标准UDP协议功能。

       工程源码获取：对于感兴趣的开发者，可以获取完整的工程源码和技术支持。工程源码以某度网盘链接方式提供，确保用户能够轻松下载并进行移植和调试。

       总结：本设计提供了一个强大、灵活的G-UDP高速协议栈解决方案，支持多种FPGA平台和PHY接口，适用于各种网络通信需求。通过提供的工程源码和技术支持，用户可以轻松地在自己的项目中集成和使用这些功能。